现在的位置: 首页 > 实战项目 > 实训日志 > 正文
基于小脚丫FPGA开发板的3-8译码器设计
2016年06月03日
浏览 1,369 次
硬禾实战营

1、设计要求

 

基于小脚丫FPGA开发板的3-8译码器设计,要求:

· 掌握38译码器基本原理;

· 掌握Verilog的基本语法结构,掌握module的基本用法;

· 掌握case的基本语法;

· 使用拨码开关实现译码器输入功能;

· 使用板载8颗LED实现译码器输出功能;

 

2、硬件连接

 

本设计用到三个拨码开关S1、S2和S3作为输入(拨码向上为“1”,向下为“0”),设计如图1所示,管脚分配如下。

 

12

1、按键硬件设计

设计中使用8颗板载LED灯作为译码输出(LED低电平有效),LED与小脚丫FPGA开发板之间的连接关系如图2所示,对应的管脚如下。

 

3

4

2、液晶屏硬件连接

3、工作原理

 

  1. 本实验模拟了3线8线译码器的工作原理;
  2. 实验使用的38译码器真值表如下所示:

 

5

4、代码设计

 

作为入门实验,为了实现所需要的功能,我们使用case语句。具体程序如图3所示。

 

6

3、数字时钟程序设计框架

5、系统运行

 

S1,S2,S3均为0时,D1点亮

 

7

6、资源报告

 

8

7、知识点

  •  38译码器原理
  • Module的结构使用
  • Case的语法使用
  • Led的驱动方法

 

8、参考文档

 

Lattice MachXO2数据手册

 

9、相关文件

 

9